EPM3064ATI100-10N vs EPM3064ATC-100-10N Comparación

Comparación detallada lado a lado de EPM3064ATI100-10N por Altera y EPM3064ATC-100-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3064ATI100-10N EPM3064ATC-100-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Activo Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $9,80 $2,20
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Programmable Type In-System Programmable (ISP) via IEEE 1149.1 JTAG —
Technology CMOS EEPROM —
Usable Gates 1,250 —
Macrocells 64 —
Logic Array Blocks (LABs) 4 2
User I/O 66 —
Supply Voltage (Core / I/O) 3.3 V —
Pin-to-Pin Delay (tPD) 10 ns (-10 speed grade) 10 ns
Maximum Internal Frequency 227.3 MHz (counter) —
Encapsulado 100-pin TQFP (industrial) TQFP-100
Temperatura de funcionamiento -40 C to +85 C (industrial) 0C to +70C (commercial)
JTAG (IEEE 1149.1) Yes —
PCI Compliance PCI Local Bus Specification Revision 2.2 (-4/-5/-6/-7/-10 speed grades) —
MultiVolt I/O Supports 2.5 V / 3.3 V / 5 V mixed-voltage interfacing —
Lead-Free Status Contains Lead —
Estado RoHS RoHS Non-Compliant Compliant
Macro Cells — 64
User I/O Pins — 66
Usable Gates (min) — 600
Usable Gates (typical) — 1,250
Counter Frequency (fCNT) — 227.3 MHz
Supply Voltage (VCCINT) — 3.3 V
In-System Programmability — Yes (IEEE 1532 / JTAG 1149.1)
Programming Interface — 4-pin JTAG (TCK/TMS/TDI/TDO)
Tipo de montaje — Surface Mount

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización