EPM3064ATI44-10N vs EPM3064ATI44-4N Comparación

Comparación detallada lado a lado de EPM3064ATI44-10N por Altera y EPM3064ATI44-4N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3064ATI44-10N EPM3064ATI44-4N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $3,95 $4,25
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 64 —
Usable Gates 1250 1,250 gates
User I/Os 34 —
Dedicated Inputs 4 —
Logic Blocks 4 —
Pin-to-Pin Delay 10 ns (-10 speed grade) —
Maximum Frequency (fMAX) 100 MHz —
Programmable Type In-System Programmable (EEPROM) —
ISP Interface IEEE Std. 1149.1 (JTAG) —
ISP Standard Compliance IEEE Std. 1532 —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V (MultiVolt) —
Temperatura de funcionamiento -40C to +85C (Industrial, "N" suffix) -40C to +85C (industrial)
Encapsulado 44-pin TQFP 44-pin TQFP
Process Technology CMOS EEPROM —
Boundary-Scan Test Built-in (JTAG) —
Tipo de montaje Surface Mount Surface Mount
Lead-Free Status Contains Lead (per digchip datasheet excerpt) —
Estado RoHS Non-Compliant (per digchip datasheet excerpt) [DATA_NEEDED: rohs status]
Device Type — CPLD (Complex Programmable Logic Device)
Logic Elements / Macrocells — 64 macrocells
Number of Logic Array Blocks (LABs) — 4 LABs (16 macrocells each)
Maximum Operating Frequency — 222.2 MHz
Pin-to-Pin Propagation Delay (tPD) — 4.5 ns (-4 speed grade)
Supply Voltage - Core (VCCINT) — 3.3 V
Supply Voltage - I/O (VCCIO) — 3.3 V or 2.5 V
User I/O Pins — 34 I/O
Programming Interface — IEEE Std. 1149.1 JTAG, IEEE Std. 1532 ISP
Configuration Memory — EEPROM (non-volatile)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización