EPM3064ATI44-10N vs EPM3064ATI44-4N Comparaison

Comparaison détaillée côte à côte de EPM3064ATI44-10N par Altera et EPM3064ATI44-4N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3064ATI44-10N EPM3064ATI44-4N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $3,95 $4,25
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 64 —
Usable Gates 1250 1,250 gates
User I/Os 34 —
Dedicated Inputs 4 —
Logic Blocks 4 —
Pin-to-Pin Delay 10 ns (-10 speed grade) —
Maximum Frequency (fMAX) 100 MHz —
Programmable Type In-System Programmable (EEPROM) —
ISP Interface IEEE Std. 1149.1 (JTAG) —
ISP Standard Compliance IEEE Std. 1532 —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V (MultiVolt) —
Température de fonctionnement -40C to +85C (Industrial, "N" suffix) -40C to +85C (industrial)
Boîtier 44-pin TQFP 44-pin TQFP
Process Technology CMOS EEPROM —
Boundary-Scan Test Built-in (JTAG) —
Type de montage Surface Mount Surface Mount
Lead-Free Status Contains Lead (per digchip datasheet excerpt) —
Statut RoHS Non-Compliant (per digchip datasheet excerpt) [DATA_NEEDED: rohs status]
Device Type — CPLD (Complex Programmable Logic Device)
Logic Elements / Macrocells — 64 macrocells
Number of Logic Array Blocks (LABs) — 4 LABs (16 macrocells each)
Maximum Operating Frequency — 222.2 MHz
Pin-to-Pin Propagation Delay (tPD) — 4.5 ns (-4 speed grade)
Supply Voltage - Core (VCCINT) — 3.3 V
Supply Voltage - I/O (VCCIO) — 3.3 V or 2.5 V
User I/O Pins — 34 I/O
Programming Interface — IEEE Std. 1149.1 JTAG, IEEE Std. 1532 ISP
Configuration Memory — EEPROM (non-volatile)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis