EPM3064ATI44-7N vs EPM3064ATC44-7N Comparación

Comparación detallada lado a lado de EPM3064ATI44-7N por Altera y EPM3064ATC44-7N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3064ATI44-7N EPM3064ATC44-7N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $5,10 $2,30
Family MAX 3000A MAX 3000A
Logic Elements / Macrocells 64 macrocells —
Usable Gates 1,250 gates 1,250
Maximum Frequency (fMAX) 135.1 MHz —
Pin-to-Pin Logic Delay 7 ns (speed grade -7) —
User I/O Count 34 I/O —
Dedicated Input Pins 4 —
Supply Voltage (VCCINT) 3.3 V —
I/O Bank Voltage (VCCIO) 1.8 V / 2.5 V / 3.3 V / 5 V tolerant (multiVolt) —
Program Memory Type EEPROM (in-system programmable) —
Programming Interface IEEE 1149.1 JTAG —
Encapsulado 44-pin TQFP (10x10 mm, 0.8 mm pitch) 44-pin TQFP
Operating Temperature Grade Industrial (-40C to +85C) —
Estado RoHS Compliant (lead-free, 'N' suffix) Compliant
Process Technology 0.30 µm CMOS EEPROM —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 64
Logic Array Blocks — 2
User I/O Pins — 34
Número de pines — 44
Speed Grade — -7 (7.5 ns pin-to-pin delay)
Pin-to-Pin Delay (tPD) — 7.5 ns
Maximum Counter Frequency — 192.3 MHz (-7 grade)
Supply Voltage (VCC) — 3.3 V
MultiVolt I/O — 1.8 V / 2.5 V / 3.3 V
Programmability — EEPROM, in-system programmable (ISP)
JTAG Interface — IEEE Std. 1149.1 compliant
ISP Standard — IEEE Std. 1532 compliant
Boundary-Scan Test (BST) — Built-in, JTAG-driven
Temperatura de funcionamiento — 0°C to +85°C (commercial)
Tipo de montaje — Surface Mount

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización