EPM3064ATI44-7N vs EPM3064ATC44-7N Comparaison

Comparaison détaillée côte à côte de EPM3064ATI44-7N par Altera et EPM3064ATC44-7N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3064ATI44-7N EPM3064ATC44-7N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,10 $2,30
Family MAX 3000A MAX 3000A
Logic Elements / Macrocells 64 macrocells —
Usable Gates 1,250 gates 1,250
Maximum Frequency (fMAX) 135.1 MHz —
Pin-to-Pin Logic Delay 7 ns (speed grade -7) —
User I/O Count 34 I/O —
Dedicated Input Pins 4 —
Supply Voltage (VCCINT) 3.3 V —
I/O Bank Voltage (VCCIO) 1.8 V / 2.5 V / 3.3 V / 5 V tolerant (multiVolt) —
Program Memory Type EEPROM (in-system programmable) —
Programming Interface IEEE 1149.1 JTAG —
Boîtier 44-pin TQFP (10x10 mm, 0.8 mm pitch) 44-pin TQFP
Operating Temperature Grade Industrial (-40C to +85C) —
Statut RoHS Compliant (lead-free, 'N' suffix) Compliant
Process Technology 0.30 µm CMOS EEPROM —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 64
Logic Array Blocks — 2
User I/O Pins — 34
Nombre de broches — 44
Speed Grade — -7 (7.5 ns pin-to-pin delay)
Pin-to-Pin Delay (tPD) — 7.5 ns
Maximum Counter Frequency — 192.3 MHz (-7 grade)
Supply Voltage (VCC) — 3.3 V
MultiVolt I/O — 1.8 V / 2.5 V / 3.3 V
Programmability — EEPROM, in-system programmable (ISP)
JTAG Interface — IEEE Std. 1149.1 compliant
ISP Standard — IEEE Std. 1532 compliant
Boundary-Scan Test (BST) — Built-in, JTAG-driven
Température de fonctionnement — 0°C to +85°C (commercial)
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis