EPM3128ATI144-5N vs EPM3128ATI144-10 Comparación

Comparación detallada lado a lado de EPM3128ATI144-5N por Altera y EPM3128ATI144-10 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3128ATI144-5N EPM3128ATI144-10
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $10,50 $10,85
Family MAX 3000A MAX 3000A
Logic Gates 2,500 gates —
Macro Cells 128 128
User I/Os 96 98
Maximum Operating Frequency 192.3 MHz —
Pin-to-Pin Propagation Delay (tPD) 5.0 ns —
Supply Voltage (VCCINT) 3.0 V to 3.6 V (3.3 V nominal) 3.3 V
I/O Standard LVCMOS / LVTTL (5.0 V tolerant inputs) —
Programming Interface JTAG (IEEE 1149.1 BST) - in-system IEEE 1149.1 JTAG (ISP)
Process Technology 0.30 um CMOS EEPROM —
Configuration Memory Non-volatile on-chip EEPROM —
Encapsulado TQFP-144 (20x20 mm, 0.5 mm pitch) TQFP-144 (FINE LINE)
Tipo de montaje Surface Mount Surface Mount (Gull-Wing TQFP)
Temperatura de funcionamiento -40C to +85C (industrial) -40C to +85C (Industrial)
Nivel MSL 3 (168 hours) —
Estado RoHS [DATA_NEEDED: RoHS status] Compliant (lead-free TQFP)
Lead-Free [DATA_NEEDED: lead-free status] —
Device Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 2,500
Logic Array Blocks (LABs) — 8
Recuento de pines — 144
Pin-to-Pin Delay — 10 ns (speed grade -10)
Counter Frequency — 98 MHz typical
Logic Family — CMOS, EEPROM-based
PCI Compliance — PCI Local Bus Spec Rev 2.2 (speed grades -4 to -10)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización