EPM3256AFC256-10 vs EPM3256AFC256-10N Comparación

Comparación detallada lado a lado de EPM3256AFC256-10 por Altera y EPM3256AFC256-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3256AFC256-10 EPM3256AFC256-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Última compra Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $19,95 $25,95
Family MAX 3000A MAX 3000A
Logic Family CMOS (EEPROM-based) CMOS
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 256 —
Usable Gates 5,000 5,000 gates
Logic Array Blocks (LABs) 16 (16 macrocells each) —
Maximum User I/Os 161 —
Propagation Delay (tPD) 10 ns —
Internal Counter Frequency (fCNT) 95.2 MHz —
Supply Voltage (VCCINT) 3.3 V —
I/O Voltage Tolerance 5.0 V tolerant —
In-System Programmability Yes (3.3 V ISP via JTAG IEEE 1149.1) —
Temperatura de funcionamiento 0°C to +70°C (Commercial) 0 C to 70 C (commercial)
Encapsulado 256-ball FBGA (Fine-Line BGA) 256-pin FineLine BGA
Pitch [DATA_NEEDED: BGA ball pitch] —
Tipo de montaje Surface Mount —
Estado RoHS [DATA_NEEDED: RoHS compliance status] —
Macrocells — 256
Maximum User I/O — 161
Pin-to-Pin Logic Delay — 10 ns
Maximum Counter Frequency — 227.3 MHz
Core Voltage — 3.3 V
I/O Logic Level Compatibility — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
Programmability — EEPROM, in-system programmable (ISP)
JTAG Interface — IEEE 1532 / JTAG (TDI, TDO, TMS, TCK)
PCI Compliance — PCI Local Bus Specification Rev 2.2 (at -10 grade)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización