EPM3256AQC208-10 vs EPM3256AQC208-7N Comparación

Comparación detallada lado a lado de EPM3256AQC208-10 por Altera y EPM3256AQC208-7N por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3256AQC208-10 EPM3256AQC208-7N
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $15,20 $19,95
Family MAX 3000A MAX 3000A
Logic Family CMOS (EEPROM-based) —
Macrocells 256 —
Usable Gates 5,000 —
User I/Os 161 161
Número de pines 208 —
Encapsulado 208-BFQFP (PQFP, Gull Wing) 208-pin PQFP
Pin-to-Pin Propagation Delay 10 ns —
Counter Frequency (max) 227.3 MHz —
Supply Voltage (VCCINT) 3.3 V —
I/O Tolerance MultiVolt 2.5 V / 3.3 V / 5.0 V tolerant —
Programming Interface IEEE 1149.1 JTAG (ISP) —
Temperatura de funcionamiento 0 °C to +70 °C (Commercial) 0 C to +70 C (Commercial)
PCI-SIG Compliance Yes (speed grades -4, -5, -6, -7, -10) —
Global Clock Networks 4 (CLK, CLR, OE, GCLK) —
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Device Type — CPLD - Complex Programmable Logic Device
Macro Cells — 256
Logic Gates (Usable) — 5,000
Propagation Delay (tPD) — 7.5 ns
Maximum Internal Frequency — 126.6 MHz
Supply Voltage VCCINT — 3.3 V
I/O Supply Voltage VCCIO — 3.3 V or 2.5 V (MultiVolt)
Programming Technology — EEPROM (non-volatile)
In-System Programmability — Yes, IEEE Std. 1532 compliant
JTAG Boundary Scan — Yes

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización