EPM3256AQI208-10N vs EPM3256AQC208-10 Comparación

Comparación detallada lado a lado de EPM3256AQI208-10N por Altera y EPM3256AQC208-10 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3256AQI208-10N EPM3256AQC208-10
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,75 $15,20
Family MAX 3000A MAX 3000A
Macrocells 256 256
User I/Os 161 161
Usable Gates 5,000 5,000
Logic Elements / LABs 16 Logic Array Blocks (LABs) —
Propagation Delay (tPD) 10 ns —
Counter Frequency 118.7 MHz (max, -10 speed grade) —
Speed Grade -10 —
Supply Voltage - Core 3.3 V —
I/O Logic Level Compatibility 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) —
Temperatura de funcionamiento -40 C to +85 C (industrial) 0 °C to +70 °C (Commercial)
Encapsulado 208-pin PQFP (Plastic Quad Flat Pack) 208-BFQFP (PQFP, Gull Wing)
Tipo de montaje Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1) ISP IEEE 1149.1 JTAG (ISP)
Process Technology CMOS EEPROM —
Hot-Socketing Support Yes —
Estado RoHS Non-compliant (Pb-bearing PQFP package) [DATA_NEEDED: RoHS status]
Logic Family — CMOS (EEPROM-based)
Número de pines — 208
Pin-to-Pin Propagation Delay — 10 ns
Counter Frequency (max) — 227.3 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Tolerance — MultiVolt 2.5 V / 3.3 V / 5.0 V tolerant
PCI-SIG Compliance — Yes (speed grades -4, -5, -6, -7, -10)
Global Clock Networks — 4 (CLK, CLR, OE, GCLK)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización