EPM3512AFC256-10N vs EPM3512AFC256-5C Comparación

Comparación detallada lado a lado de EPM3512AFC256-10N por Altera y EPM3512AFC256-5C por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-10N EPM3512AFC256-5C
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $43,22 $28,95
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10000 10,000
User I/O Pins 208 212 (max)
Logic Array Blocks (LABs) [DATA_NEEDED: number of LABs] —
Operating Frequency (fMAX) [DATA_NEEDED: fMAX MHz] —
Pin-to-Pin Delay (tPD) 10 ns 5 ns
Setup Time (tSU) 4.5 ns —
VCCINT (Core Supply) 3.3 V —
VCCIO (I/O Supply) 3.3 V or 2.5 V —
Technology CMOS EEPROM-based, non-volatile EEPROM-based macrocell, non-volatile
Operating Temperature (Commercial) 0 C to +70 C —
Encapsulado 256-ball FBGA (17 mm x 17 mm) 256-ball FBGA, 17 mm × 17 mm, 1.0 mm pitch
ISP Interface IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Tipo de montaje Surface Mount (BGA) Surface Mount
Nivel MSL [DATA_NEEDED: MSL rating] —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Device Type — CPLD (Complex Programmable Logic Device)
Maximum Operating Frequency — 95.2 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (banked MultiVolt I/O)
Temperatura de funcionamiento — 0 °C to +70 °C (commercial, "C" grade)
Programming Interface — IEEE Std. 1532 / JTAG (4-wire) in-system programmable

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización