EPM3512AFC256-18 vs EPM3512AFC256-10 Comparación

Comparación detallada lado a lado de EPM3512AFC256-18 por Altera y EPM3512AFC256-10 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-18 EPM3512AFC256-10
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $17,20 $17,50
Family MAX 3000A MAX 3000A
Macrocells 512 512
Logic Array Blocks (LABs) 16 16
Maximum User I/O Pins 212 —
Pin-to-Pin Delay (tPD1) 18 ns —
Global Clock Networks 4 —
VCCINT (Core Supply) 3.0 V to 3.6 V (3.3 V typical) —
VCCIO (I/O Supply) 2.5 V or 3.3 V (MultiVolt) —
Temperatura de funcionamiento [DATA_NEEDED: industrial/commercial grade] —
Programming Technology EEPROM (non-volatile) —
In-System Programming IEEE Std. 1532 / JTAG (IEEE Std. 1149.1) —
Encapsulado 256-ball FineLine BGA (FCBGA) 256-pin FBGA
Ball Pitch 1.0 mm —
Estado RoHS [DATA_NEEDED: not specified in retrieved data] unknown
Tipo de montaje Surface Mount Surface Mount
Usable Gates — 10,000
Maximum I/O Pins — 208
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Counter Frequency — 87 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Voltage Tolerance — 5-V tolerant
Programmable Technology — CMOS EEPROM
In-System Programmability — Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532)
Rango de temperatura de funcionamiento — [DATA_NEEDED: industrial/commercial operating temperature range]
Recuento de pines — 256
Architecture — MAX (Multiple Array matriX) EEPROM-based

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización