EPM3512AFC256-18 vs EPM3512AFC256-10 Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-18 par Altera et EPM3512AFC256-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-18 EPM3512AFC256-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $17,20 $17,50
Family MAX 3000A MAX 3000A
Macrocells 512 512
Logic Array Blocks (LABs) 16 16
Maximum User I/O Pins 212 —
Pin-to-Pin Delay (tPD1) 18 ns —
Global Clock Networks 4 —
VCCINT (Core Supply) 3.0 V to 3.6 V (3.3 V typical) —
VCCIO (I/O Supply) 2.5 V or 3.3 V (MultiVolt) —
Température de fonctionnement [DATA_NEEDED: industrial/commercial grade] —
Programming Technology EEPROM (non-volatile) —
In-System Programming IEEE Std. 1532 / JTAG (IEEE Std. 1149.1) —
Boîtier 256-ball FineLine BGA (FCBGA) 256-pin FBGA
Ball Pitch 1.0 mm —
Statut RoHS [DATA_NEEDED: not specified in retrieved data] unknown
Type de montage Surface Mount Surface Mount
Usable Gates — 10,000
Maximum I/O Pins — 208
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Counter Frequency — 87 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Voltage Tolerance — 5-V tolerant
Programmable Technology — CMOS EEPROM
In-System Programmability — Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532)
Plage de température de fonctionnement — [DATA_NEEDED: industrial/commercial operating temperature range]
Nombre de broches — 256
Architecture — MAX (Multiple Array matriX) EEPROM-based

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis