EPM3512AFC256-23 vs EPM3256AFC256-10N Comparación

Comparación detallada lado a lado de EPM3512AFC256-23 por Altera y EPM3256AFC256-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-23 EPM3256AFC256-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $15,75 $25,95
Family MAX 3000A MAX 3000A
Macrocells 512 256
Usable Gates 10,000 5,000 gates
Logic Array Blocks (LABs) 16 (32 macrocells each) —
Maximum Operating Frequency 178.6 MHz —
Propagation Delay (tPD) 5.5 ns —
Pin-to-Pin Delay 23 ns —
Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) —
User I/O Pins [DATA_NEEDED: user I/O count for FC256] —
Encapsulado 256-ball FineLine BGA (FC256), 17 mm x 17 mm 256-pin FineLine BGA
Programming Interface JTAG (IEEE Std. 1149.1) / ISP —
Process Technology 0.30 µm CMOS EEPROM —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature grade] 0 C to 70 C (commercial)
Tipo de montaje Surface Mount (BGA) —
Device Type — CPLD (Complex Programmable Logic Device)
Maximum User I/O — 161
Pin-to-Pin Logic Delay — 10 ns
Maximum Counter Frequency — 227.3 MHz
Core Voltage — 3.3 V
I/O Logic Level Compatibility — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
Programmability — EEPROM, in-system programmable (ISP)
JTAG Interface — IEEE 1532 / JTAG (TDI, TDO, TMS, TCK)
Logic Family — CMOS
PCI Compliance — PCI Local Bus Specification Rev 2.2 (at -10 grade)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización