EPM3512AFC256-3N vs EPM3512AFC256-5C Comparación

Comparación detallada lado a lado de EPM3512AFC256-3N por Altera y EPM3512AFC256-5C por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-3N EPM3512AFC256-5C
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Activo Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $23,40 $28,95
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates 10,000 10,000
Logic Array Blocks (LABs) 16 —
Maximum Operating Frequency 116.3 MHz 95.2 MHz
Pin-to-Pin Delay (tPD) 3.5 ns (speed grade -3) 5 ns
Speed Grade -3 (slowest in family) —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) —
Encapsulado 256-ball FineLine BGA (FC-256) 256-ball FBGA, 17 mm × 17 mm, 1.0 mm pitch
Tipo de montaje Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1) / IEEE Std. 1532 ISP IEEE Std. 1532 / JTAG (4-wire) in-system programmable
Configuration Memory Non-volatile EEPROM —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature grade] 0 °C to +70 °C (commercial, "C" grade)
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (banked MultiVolt I/O)
User I/O Pins — 212 (max)
Technology — EEPROM-based macrocell, non-volatile

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización