EPM3512AFC256-7 vs EPM3512AFC256-7N Comparación

Comparación detallada lado a lado de EPM3512AFC256-7 por Intel y EPM3512AFC256-7N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-7 EPM3512AFC256-7N
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Última compra Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $58,40 $61,00
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Logic Array Blocks (LABs) 16 —
User I/O Pins 212 —
Usable Gates 10,000 10,000
Pin-to-Pin Logic Delay 7.5 ns —
Counter Frequency (max) 227.3 MHz —
Supply Voltage - Core (VCCINT) 3.0 V to 3.6 V (3.3 V typ.) —
I/O Voltage (VCCIO) 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Encapsulado 256-ball FineLine BGA (FBGA-256) 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch
Programming EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant) —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature grade] 0 C to 70 C (commercial)
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Configuration Memory Non-volatile EEPROM —
Product Type — CPLD (Complex Programmable Logic Device)
User I/Os — 208
Logic Blocks — 16 (32 macrocells each)
Propagation Delay (tPD) — 7.5 ns
Maximum Internal Frequency (fMAX) — 116.3 MHz
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 2.5 V
5V Tolerant I/O — Yes
In-System Programmability — IEEE Std. 1532 compliant
Programming Interface — JTAG (IEEE 1149.1)
Process Technology — CMOS EEPROM, 0.30 um

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización