EPM3512AQC208-10 vs EPM3256AQC208-10 Comparación

Comparación detallada lado a lado de EPM3512AQC208-10 por Altera y EPM3256AQC208-10 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AQC208-10 EPM3256AQC208-10
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $22,10 $15,20
Family MAX 3000A MAX 3000A
Usable Gates 10,000 5,000
Macrocells 512 256
Logic Array Blocks (LABs) 32 —
User I/Os 208 161
Propagation Delay (tPD) 7.5 ns —
Maximum Frequency (fCNT) 116.3 MHz —
Supply Voltage (VCCINT) 3.3 V 3.3 V
Configuration Memory EEPROM (non-volatile) —
In-System Programmability Yes (IEEE Std. 1532) —
JTAG Boundary Scan Yes (IEEE 1149.1) —
PCI Compliance PCI Local Bus Spec Rev. 2.2 (-10 speed grade) —
Encapsulado 208-pin PQFP 208-BFQFP (PQFP, Gull Wing)
Temperatura de funcionamiento 0C to +70 C (commercial) 0 °C to +70 °C (Commercial)
Estado RoHS [DATA_NEEDED: RoHS status not in verified data] [DATA_NEEDED: RoHS status]
Logic Family — CMOS (EEPROM-based)
Número de pines — 208
Pin-to-Pin Propagation Delay — 10 ns
Counter Frequency (max) — 227.3 MHz
I/O Tolerance — MultiVolt 2.5 V / 3.3 V / 5.0 V tolerant
Programming Interface — IEEE 1149.1 JTAG (ISP)
PCI-SIG Compliance — Yes (speed grades -4, -5, -6, -7, -10)
Global Clock Networks — 4 (CLK, CLR, OE, GCLK)
Tipo de montaje — Surface Mount

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización