EPM3512AQC208-10 vs EPM3256AQC208-10 Comparaison

Comparaison détaillée côte à côte de EPM3512AQC208-10 par Altera et EPM3256AQC208-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AQC208-10 EPM3256AQC208-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,10 $15,20
Family MAX 3000A MAX 3000A
Usable Gates 10,000 5,000
Macrocells 512 256
Logic Array Blocks (LABs) 32 —
User I/Os 208 161
Propagation Delay (tPD) 7.5 ns —
Maximum Frequency (fCNT) 116.3 MHz —
Supply Voltage (VCCINT) 3.3 V 3.3 V
Configuration Memory EEPROM (non-volatile) —
In-System Programmability Yes (IEEE Std. 1532) —
JTAG Boundary Scan Yes (IEEE 1149.1) —
PCI Compliance PCI Local Bus Spec Rev. 2.2 (-10 speed grade) —
Boîtier 208-pin PQFP 208-BFQFP (PQFP, Gull Wing)
Température de fonctionnement 0C to +70 C (commercial) 0 °C to +70 °C (Commercial)
Statut RoHS [DATA_NEEDED: RoHS status not in verified data] [DATA_NEEDED: RoHS status]
Logic Family — CMOS (EEPROM-based)
Nombre de broches — 208
Pin-to-Pin Propagation Delay — 10 ns
Counter Frequency (max) — 227.3 MHz
I/O Tolerance — MultiVolt 2.5 V / 3.3 V / 5.0 V tolerant
Programming Interface — IEEE 1149.1 JTAG (ISP)
PCI-SIG Compliance — Yes (speed grades -4, -5, -6, -7, -10)
Global Clock Networks — 4 (CLK, CLR, OE, GCLK)
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis