EPM3512AQC208-10N vs EPM3512AQC208-10NS Comparación

Comparación detallada lado a lado de EPM3512AQC208-10N por Intel y EPM3512AQC208-10NS por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AQC208-10N EPM3512AQC208-10NS
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $42,80 $32,40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 —
Usable Gates Up to 10,000 10,000
Logic Array Blocks (LABs) 16 12
User I/Os 172 172
Encapsulado 208-pin PQFP (Plastic Quad Flat Pack) 208-pin PQFP
Tensión de alimentación 3.3 V —
Pin-to-Pin Delay 4.5 ns (-10 speed grade) —
Maximum Internal Frequency 227.3 MHz —
Speed Grade -10 —
Process Technology CMOS EEPROM —
In-System Programming IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Boundary-Scan Test (BST) Built-in, IEEE 1149.1 compliant —
I/O Standards MultiVolt (1.8V / 2.5V / 3.3V) —
Temperatura de funcionamiento 0 C to 70 C (commercial) 0C to +70C (commercial)
Estado RoHS [DATA_NEEDED: RoHS status not in verified web data] [DATA_NEEDED: rohs status]
Macro Cells — 512
Pin-to-Pin Delay (tPD) — 10 ns (speed grade -10)
Internal Counter Frequency — 227.3 MHz max
Propagation Delay — 7.5 ns (datasheet figure)
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (MultiVolt)
Logic Family — CMOS, EEPROM-based
Configuration — Non-volatile EEPROM, in-system programmable (JTAG IEEE 1532)
ISP Standard — IEEE Std. 1532
Tipo de montaje — Surface Mount

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización