EPM3512AQI208-10N vs EPM3512AQC208-10N Comparación

Comparación detallada lado a lado de EPM3512AQI208-10N por Intel y EPM3512AQC208-10N por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AQI208-10N EPM3512AQC208-10N
Marca Intel Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $12,90 $42,80
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Logic Family CMOS EEPROM-based —
Macro Cells 512 —
Logic Array Blocks (LABs) 12 16
User I/Os 172 (max), 208-pin package 172
Propagation Delay (tPD) 10 ns —
Tensión de alimentación 3.3 V 3.3 V
I/O Standards MultiVolt (2.5 V / 3.3 V / 5 V tolerant) MultiVolt (1.8V / 2.5V / 3.3V)
Package Type PQFP-208 (FINE LINE BGA-style 256-pin land) —
Pins 256 (package), 208 used —
Temperatura de funcionamiento 0C to 70C 0 C to 70 C (commercial)
Tipo de montaje Surface Mount —
Programming Interface JTAG (IEEE 1149.1) / ISP (IEEE 1532) —
Compliance RoHS status unknown from data —
Boundary Scan Built-in BST (IEEE 1149.1) —
Configuration Memory On-chip EEPROM, non-volatile —
Macrocells — 512
Usable Gates — Up to 10,000
Encapsulado — 208-pin PQFP (Plastic Quad Flat Pack)
Pin-to-Pin Delay — 4.5 ns (-10 speed grade)
Maximum Internal Frequency — 227.3 MHz
Speed Grade — -10
Process Technology — CMOS EEPROM
In-System Programming — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Boundary-Scan Test (BST) — Built-in, IEEE 1149.1 compliant
Estado RoHS — [DATA_NEEDED: RoHS status not in verified web data]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización