EPM5016DC-15 vs EPM5032DC-2 Comparación

Comparación detallada lado a lado de EPM5016DC-15 por Altera y EPM5032DC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5016DC-15 EPM5032DC-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $10,75 $8,75
Device Family MAX 5000 —
Product Type EPLD (Erasable Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 16 32
Logic Array Blocks (LABs) 2 4
Dedicated Inputs 4 —
User I/O Pins 12 —
Pin-to-Pin Delay (tpd) 15 ns —
Maximum Frequency (fmax) 71 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V 5 V (single supply, +/-5%)
Programming Voltage (VPP) 12.75 V —
Temperatura de funcionamiento 0 °C to 70 °C (commercial) 0C to +70C (commercial grade)
Encapsulado Ceramic DIP-24 (windowed) 20-pin CDIP (Ceramic DIP)
Tipo de montaje Through-Hole Through-Hole (DIP)
Process Technology CMOS EPROM —
Configuration Memory Non-volatile UV-erasable EPROM EPROM (one-time programmable per generation; UV-erasable variants exist)
Estado RoHS [DATA_NEEDED: RoHS status - pre-RoHS era part, likely non-compliant] [DATA_NEEDED: RoHS compliance - CDIP package typically pre-RoHS]
Lead Finish [DATA_NEEDED: lead-free status] —
Series — MAX 5000
Usable Gates (typical) — 600
Speed Grade — -2 (tPD ~25 ns, commercial)
Programmable Pins / I/O — 20 pins (JEDEC-standard 0.300" ceramic DIP)
Programming Interface — Altera ByteBlaster / parallel-port JTAG-style ISP
Interconnect — Programmable Interconnect Array (PIA) with deterministic timing
Nivel MSL — Not applicable (through-hole hermetic ceramic)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización