EPM5032DM883B vs EPM5032DC Comparación

Comparación detallada lado a lado de EPM5032DM883B por Altera y EPM5032DC por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5032DM883B EPM5032DC
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $64,50 $10,40
Family MAX 5000 (Classic EPLD) MAX 5000
Macrocells 32 32
Logic Elements 32 macrocells (MAX architecture) —
Technology UV-erasable EPROM cell Bipolar EPROM, UV-erasable
Propagation Delay (tPD) [DATA_NEEDED: tPD in ns] —
Maximum Counter Frequency (fCNT) [DATA_NEEDED: fCNT in MHz] —
Supply Voltage (VCC) 5 V (nominal, TTL-compatible I/O) —
Temperatura de funcionamiento MILITARY (per /883B screen) 0C to +70C
MIL-STD-883 Screening Class B (DM/883B) —
Package Type WDIP-28 (ceramic DIP with quartz window) —
Recuento de pines 28 24
Tipo de montaje Through-Hole Through-hole (DIP)
Terminal Form Through-Hole —
Package Shape RECTANGULAR —
Programming Method Programmer + UV erase —
Estado RoHS [DATA_NEEDED: lead-bearing ceramic; likely non-compliant] [DATA_NEEDED: RoHS status]
Device Type — EPLD (Erasable Programmable Logic Device)
Logic Array Blocks (LABs) — 1
Encapsulado — DIP-24 (ceramic, windowed)
Speed Grade — DC (commercial)
Programmable Logic Elements — AND array + fixed OR array per macrocell
Configuration Memory — EPROM (UV-erasable via package window)
Programming Tool — Altera MAX+PLUS II / A+PLUS legacy
Estado del ciclo de vida — Obsolete (mature legacy)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización