EPM5032LC-15 vs EPM5032PC-15 Comparación

Comparación detallada lado a lado de EPM5032LC-15 por Altera y EPM5032PC-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5032LC-15 EPM5032PC-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,20 $8,10
Family MAX 5000 EPLD —
Architecture PAL-type AND/OR with PIA —
Usable Gates 600 600
Macrocells 32 —
Logic Array Blocks (LABs) 4 —
Dedicated Inputs 7 7
Bidirectional I/O Pins 16 16
Maximum Operating Frequency 83.3 MHz —
Pin-to-Pin Delay (tPD) 15 ns —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) —
Technology CMOS EPROM, 1.0 um process —
Programmability UV-Erasable / OTP —
Encapsulado JLCC-28 (windowed ceramic) 28-pin PDIP (PC suffix = windowed CerDIP)
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C (commercial)
Estado RoHS Non-compliant (contains Pb, ceramic-windowed package) Non-compliant (CerDIP window, contains Be)
Device Family — MAX 5000
Device Type — EPLD (Erasable PLD)
Macro Cells — 32
Logic Elements / LABs — 1 LAB (4 macrocells per group)
Propagation Delay (tPD) — 15 ns
Maximum Internal Frequency — 76.9 MHz (some sources list 83.3 MHz)
Operating Voltage (VCC) — 5 V (typ.)
Technology Node — 0.8 micron CMOS
Configuration Memory — UV-Erasable EPROM
Total Array Inputs — 24
Pin/Package Suffix — PC = Windowed Ceramic DIP
Speed Grade — 15 (15 ns tPD)
Programming Tool — Altera Logic Programmer + MAX+plus II
Lead-Free — No
Tipo de montaje — Through-Hole (DIP)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización