EPM5064JC-2 vs EPM5064LC-2 Comparación

Comparación detallada lado a lado de EPM5064JC-2 por Altera y EPM5064LC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5064JC-2 EPM5064LC-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $23,10 $8,40
Family MAX 5000 —
Macrocells 64 64
Logic Array Blocks (LABs) 4 4
Propagation Delay (tPD) 45 ns 45 ns
Maximum Clock Frequency (fMAX) 50 MHz —
Usable Gates 1250 —
Dedicated Inputs 7 —
I/O Pins 28 —
Interconnect Programmable Interconnect Array (PIA) —
Technology CMOS, UV-erasable EPROM —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 4.75 V to 5.25 V (5 V nominal)
Programming Method UV-erase + EPROM programmer (not ISP) Altera byte-wide / JTAG programmer
Encapsulado 28-pin CLCC (J-lead, ceramic, windowed) PLCC-44 (J-Lead, plastic)
Temperatura de funcionamiento [DATA_NEEDED: commercial or industrial grade] -40 C to +85 C (commercial LC grade) [DATA_NEEDED: explicit min/max in source]
Compliance RoHS status unknown (ceramic/J-lead windowed part, legacy product) —
Device Family — MAX 5000
Product Type — CPLD (Complex Programmable Logic Device)
Logic Elements per LAB — 16
Number of Inputs — 36 (7 dedicated + 28 I/O)
Number of I/O Pins — 28
Number of Flip-Flops — 28
Maximum Internal Frequency — 40 MHz
Process Technology — CMOS, OTP EPROM (UV-erasable base)
Programmable Polarity — Yes
Programmable Output Enable — Yes, per macrocell
Tipo de montaje — Surface Mount
Estado RoHS — [DATA_NEEDED: not specified in source]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización