EPM5064JC vs EPM5032JC-20 Comparación

Comparación detallada lado a lado de EPM5064JC por Altera y EPM5032JC-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5064JC EPM5032JC-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $7,10 $9,75
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable PLD) —
Macrocells 64 32
Usable Gates 1,250 (approx.) —
Logic Array Inputs 36 —
Logic Array Outputs 64 —
Encapsulado 68-pin PLCC (JEDEC) 68-pin JLCC (windowed ceramic)
Tipo de montaje Surface Mount (socketed) —
Supply Voltage (VCC) 5 V (typical, 4.75 V - 5.25 V range) —
I/O Logic Level TTL / CMOS compatible —
Configuration Memory EPROM (UV-erasable window or OTP) —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature grade] —
Pin-to-Pin Delay (tPD) [DATA_NEEDED: specific tPD grade value] —
Maximum Frequency (fMAX) [DATA_NEEDED: fCNT grade value] —
Estado RoHS [DATA_NEEDED: RoHS compliance] —
Lead-Free [DATA_NEEDED: lead-free status] —
Nivel MSL [DATA_NEEDED: MSL rating] —
Programming Tool Altera MAX+PLUS II / Quartus II (legacy device support) —
Product Type — UV-erasable Programmable Logic Device (PLD)
Logic Array Blocks (LABs) — 1
Product Terms (P-terms) — 320
Propagation Delay (tPD) — 20 ns
Frecuencia de reloj máxima — 62.5 MHz
Setup Time — 10 ns
I/O Lines — 16 (bidirectional)
Dedicated Inputs — 8
Total Inputs — 24
Process Technology — CMOS
Erase Method — UV (12V VPP + ultraviolet exposure)
Programming Voltage (VPP) — 12 V
Architecture — PAL-type AND-OR array with PIA interconnect
Estado del ciclo de vida — Obsolete (legacy Altera MAX 5000)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización