EPM5064LC-2 vs EPM5064LC-1 Comparación

Comparación detallada lado a lado de EPM5064LC-2 por Altera y EPM5064LC-1 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5064LC-2 EPM5064LC-1
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,40 $9,95
Device Family MAX 5000 —
Product Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 64 64
Logic Array Blocks (LABs) 4 4
Logic Elements per LAB 16 —
Number of Inputs 36 (7 dedicated + 28 I/O) —
Number of I/O Pins 28 —
Number of Flip-Flops 28 —
Propagation Delay (tPD) 45 ns 40 ns
Maximum Internal Frequency 40 MHz —
Process Technology CMOS, OTP EPROM (UV-erasable base) CMOS
Programmable Polarity Yes —
Programmable Output Enable Yes, per macrocell —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 4.75 V to 5.25 V
Temperatura de funcionamiento -40 C to +85 C (commercial LC grade) [DATA_NEEDED: explicit min/max in source] [DATA_NEEDED: operating temperature range]
Encapsulado PLCC-44 (J-Lead, plastic) 44-pin PLCC (Plastic Leaded Chip Carrier)
Tipo de montaje Surface Mount —
Estado RoHS [DATA_NEEDED: not specified in source] [DATA_NEEDED: RoHS compliance]
Programming Method Altera byte-wide / JTAG programmer —
Family — MAX 5000
Usable Gates — 1.25K (approx.)
Internal Operating Frequency — 62.5 MHz
Input Lines — 36
Dedicated Inputs — 7
Output Lines — 28
Programming Technology — OTP / UV-Erasable EPROM
Programming Interface — JTAG (ByteBlaster-compatible)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización