EPM5128GC-2 vs EPM5128JC-2 Comparación

Comparación detallada lado a lado de EPM5128GC-2 por Altera y EPM5128JC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5128GC-2 EPM5128JC-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,95 $21,75
Family MAX 5000 MAX 5000
Logic Elements / Gates 2,500 usable gates —
Macrocells 128 128
Number of Usable Gates 2,500 —
Maximum Operating Frequency 50 MHz —
Propagation Delay (tPD) Approx. 25 ns (typical, -2 speed grade) 45 ns (max)
Supply Voltage (VCC) 5 V (nominal) —
Package Type 68-pin PGA (Pin Grid Array) —
Package Code (per Partstack) WPGA —
Number of Terminals 68 —
Programming Technology UV-erasable EPROM —
Temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
Grade (per Partstack) COMMERCIAL —
Terminal Form PIN/PEG —
Configuration Memory Non-volatile, one-time programmable (erasable via UV) —
Device Type — UV-Erasable Programmable Logic Device (PLD)
Dedicated Inputs — 7
Maximum Counter Frequency (fCNT) — 50 MHz
Input Setup Time (tSU) — 7.5 ns
Output Drive Current (IOH/IOL) — 12 mA DC
Process Technology — CMOS
Encapsulado — 68-pin CQCC (Ceramic Quad Flat Pack), windowed
Tipo de montaje — Surface Mount
Tensión de alimentación — 5 V (nominal)
Program/Erase Method — UV (ceramic window)
Erase/Program Cycles — [DATA_NEEDED: minimum erase/program cycles]
Estado RoHS — Non-compliant (ceramic windowed package contains lead-bearing solder)
Logic Family — TTL-compatible I/O

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización