EPM5128JC vs EPM5128GC-2 Comparación

Comparación detallada lado a lado de EPM5128JC por Altera y EPM5128GC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5128JC EPM5128GC-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,75 $8,95
Product Family MAX 5000 —
Device Type EPLD / CPLD —
Macrocell Count 128 —
Propagation Delay (tPD) 35 ns Approx. 25 ns (typical, -2 speed grade)
Logic Elements Programmable AND/OR/XOR array —
Supply Voltage (VCC) 5 V (typical) 5 V (nominal)
Número de pines 68 —
Package Type PLCC-68 (JLCC) ceramic, J-leaded 68-pin PGA (Pin Grid Array)
Dedicated Inputs 8 —
User I/O Pins [DATA_NEEDED: user I/O pin count] —
Configuration Memory UV-erasable EPROM (windowed package) Non-volatile, one-time programmable (erasable via UV)
Programming Interface Altera MAX+PLUS II / A+PLUS / legacy programmer —
Temperatura de funcionamiento Commercial 0C to +70C 0C to +70C (commercial)
Tipo de montaje Surface Mount (PLCC socket or solder) —
Boundary Scan JTAG IEEE 1149.1 (family feature) —
Process Technology CMOS EPROM —
Estado RoHS [DATA_NEEDED: RoHS status - legacy part] —
Lead-Free [DATA_NEEDED: lead-free status] —
Family — MAX 5000
Logic Elements / Gates — 2,500 usable gates
Macrocells — 128
Number of Usable Gates — 2,500
Maximum Operating Frequency — 50 MHz
Package Code (per Partstack) — WPGA
Number of Terminals — 68
Programming Technology — UV-erasable EPROM
Grade (per Partstack) — COMMERCIAL
Terminal Form — PIN/PEG

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización