EPM5192GC-2 vs EPM5192JI Comparación

Comparación detallada lado a lado de EPM5192GC-2 por Altera y EPM5192JI por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192GC-2 EPM5192JI
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $92,00 $9,75
Family MAX 5000 MAX 5000
Macrocells 192 192
Logic Array Blocks 16 (LABs of 16 macrocells each) —
Usable I/O Pins [DATA_NEEDED: exact user I/O count for PGA package] —
Propagation Delay (tPD) 12 ns typical (-2 grade) —
Counter Frequency 100 MHz minimum —
Supply Voltage (VCC) 5 V nominal —
Technology CMOS EPROM CMOS EPROM, UV-erasable
Programmable Technology UV-erasable / one-time programmable —
Programming Toolchain Altera MAX+PLUS II —
Package Type Pin Grid Array (PGA), ceramic —
Temperatura de funcionamiento Commercial (0C to +70C) -40 C to +125 C (industrial, I-suffix)
Speed Grade -2 —
Estado RoHS Non-Compliant (ceramic PGA, lead-bearing per GlobalSpec listing) [DATA_NEEDED: RoHS status - pre-2010 part, likely non-compliant]
Tipo de montaje Through-hole (PGA socket) Surface Mount (PLCC socket recommended for UV erasure)
Device Type — EPLD (UV-erasable CMOS Programmable Logic Device)
Logic Array Blocks (LABs) — 12
User I/O Pins — 64
Dedicated Inputs — 7
Propagation Delay (tpd) — 55 ns
Tensión de alimentación — 4.75 V to 5.25 V (nominal 5 V)
Encapsulado — 84-pin PLCC (windowed, J-suffix ceramic)
Programming Method — Altera MAX 5000 programming algorithm (device programmer)
Erasure Method — UV exposure through windowed package

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización