EPM5192GC-2 vs EPM5192JI Comparaison

Comparaison détaillée côte à côte de EPM5192GC-2 par Altera et EPM5192JI par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192GC-2 EPM5192JI
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $92,00 $9,75
Family MAX 5000 MAX 5000
Macrocells 192 192
Logic Array Blocks 16 (LABs of 16 macrocells each) —
Usable I/O Pins [DATA_NEEDED: exact user I/O count for PGA package] —
Propagation Delay (tPD) 12 ns typical (-2 grade) —
Counter Frequency 100 MHz minimum —
Supply Voltage (VCC) 5 V nominal —
Technology CMOS EPROM CMOS EPROM, UV-erasable
Programmable Technology UV-erasable / one-time programmable —
Programming Toolchain Altera MAX+PLUS II —
Package Type Pin Grid Array (PGA), ceramic —
Température de fonctionnement Commercial (0C to +70C) -40 C to +125 C (industrial, I-suffix)
Speed Grade -2 —
Statut RoHS Non-Compliant (ceramic PGA, lead-bearing per GlobalSpec listing) [DATA_NEEDED: RoHS status - pre-2010 part, likely non-compliant]
Type de montage Through-hole (PGA socket) Surface Mount (PLCC socket recommended for UV erasure)
Device Type — EPLD (UV-erasable CMOS Programmable Logic Device)
Logic Array Blocks (LABs) — 12
User I/O Pins — 64
Dedicated Inputs — 7
Propagation Delay (tpd) — 55 ns
Tension d'alimentation — 4.75 V to 5.25 V (nominal 5 V)
Boîtier — 84-pin PLCC (windowed, J-suffix ceramic)
Programming Method — Altera MAX 5000 programming algorithm (device programmer)
Erasure Method — UV exposure through windowed package

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis