EPM5192JC-1 vs EPM5192JC68 Comparación

Comparación detallada lado a lado de EPM5192JC-1 por Altera y EPM5192JC68 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192JC-1 EPM5192JC68
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $22,40 $15,85
Family MAX 5000 —
Device Type CPLD - Complex Programmable Logic Device —
Technology CMOS, UV-Erasable / OTP —
Macrocells 192 —
Usable Gates 3750 —
Propagation Delay (tPD) 40 ns (speed grade -1) —
Maximum Internal Frequency (fMAX) 62.5 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
User I/O Pins 84 76
Package Type 84-pin Ceramic Quad Flat Pack (CQFP), windowed PLCC-68 (J-Lead)
JEDEC Package Code S-CQCC-J84 —
Temperatura de funcionamiento 0 C to +70 C (commercial) 0C to 70C (commercial, JC suffix)
Configuration Memory UV-EPROM (erasable under UV lamp) UV-Erasable EPROM
Programming Interface Altera MAX programming interface (parallel, pre-JTAG for this family) —
Process CMOS EPROM —
I/O Standard TTL/CMOS 5 V compatible —
Device Family — MAX 5000
Product Type — EPLD (Erasable Programmable Logic Device)
Logic Elements / Macrocells — 192 macrocells
Número de pines — 68
Tensión de alimentación — [DATA_NEEDED: VCC]
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD]
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX]
Programmable Interconnect — Programmable Logic Array + Macrocells
Dedicated Inputs — 12
Clock Pins — 4 dedicated
Tipo de montaje — Surface Mount (PLCC socket compatible)
Estado RoHS — [DATA_NEEDED: RoHS compliance]
Programming Tool — MAX+PLUS II (legacy)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización