EPM5192JC-1 vs EPM5192JC68 Comparaison

Comparaison détaillée côte à côte de EPM5192JC-1 par Altera et EPM5192JC68 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC-1 EPM5192JC68
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,40 $15,85
Family MAX 5000 —
Device Type CPLD - Complex Programmable Logic Device —
Technology CMOS, UV-Erasable / OTP —
Macrocells 192 —
Usable Gates 3750 —
Propagation Delay (tPD) 40 ns (speed grade -1) —
Maximum Internal Frequency (fMAX) 62.5 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
User I/O Pins 84 76
Package Type 84-pin Ceramic Quad Flat Pack (CQFP), windowed PLCC-68 (J-Lead)
JEDEC Package Code S-CQCC-J84 —
Température de fonctionnement 0 C to +70 C (commercial) 0C to 70C (commercial, JC suffix)
Configuration Memory UV-EPROM (erasable under UV lamp) UV-Erasable EPROM
Programming Interface Altera MAX programming interface (parallel, pre-JTAG for this family) —
Process CMOS EPROM —
I/O Standard TTL/CMOS 5 V compatible —
Device Family — MAX 5000
Product Type — EPLD (Erasable Programmable Logic Device)
Logic Elements / Macrocells — 192 macrocells
Nombre de broches — 68
Tension d'alimentation — [DATA_NEEDED: VCC]
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD]
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX]
Programmable Interconnect — Programmable Logic Array + Macrocells
Dedicated Inputs — 12
Clock Pins — 4 dedicated
Type de montage — Surface Mount (PLCC socket compatible)
Statut RoHS — [DATA_NEEDED: RoHS compliance]
Programming Tool — MAX+PLUS II (legacy)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis