EPM5192JC-ES vs EPM5192JC-2 Comparación

Comparación detallada lado a lado de EPM5192JC-ES por Intel y EPM5192JC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192JC-ES EPM5192JC-2
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $16,45 $22,50
Device Family MAX 5000 MAX 5000
Device Type CPLD (EPLD) —
Macrocells 192 192
Logic Array Blocks (LABs) 12 12
Interconnect Programmable Interconnect Array (PIA) Programmable Interconnect Array (PIA)
Configuration Memory EPROM (UV-erasable, one-time programmable for JC-ES) —
Encapsulado 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed)
Tipo de montaje Surface Mount Surface Mount
Technology CMOS —
Programming Altera MAX+PLUS II or compatible programmer —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range for ES grade] —
Tensión de alimentación [DATA_NEEDED: VCC nominal] —
User I/O Pins [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] 64
Estado RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance]
Lead-Free [DATA_NEEDED: lead-free status] —
Nivel MSL [DATA_NEEDED: MSL rating] —
Note Datasheet source: Altera MAX 5000 family document, 52 pages —
Product Type — UV-erasable Programmable Logic Device (PLD)
Dedicated Inputs — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns
Frecuencia de reloj máxima — 40 MHz
Process Technology — CMOS
Number of Terminals — 84
Programming Method — UV-erase / EPROM
Rango de temperatura de funcionamiento — [DATA_NEEDED: operating temperature range]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización