EPM5192JC-ES vs EPM5192JC-2 Comparação

Comparação detalhada lado a lado de EPM5192JC-ES por Intel e EPM5192JC-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192JC-ES EPM5192JC-2
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $16,45 $22,50
Device Family MAX 5000 MAX 5000
Device Type CPLD (EPLD) —
Macrocells 192 192
Logic Array Blocks (LABs) 12 12
Interconnect Programmable Interconnect Array (PIA) Programmable Interconnect Array (PIA)
Configuration Memory EPROM (UV-erasable, one-time programmable for JC-ES) —
Encapsulamento 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed)
Tipo de montagem Surface Mount Surface Mount
Technology CMOS —
Programming Altera MAX+PLUS II or compatible programmer —
Temperatura de operação [DATA_NEEDED: operating temperature range for ES grade] —
Tensão de alimentação [DATA_NEEDED: VCC nominal] —
User I/O Pins [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] 64
Status RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance]
Lead-Free [DATA_NEEDED: lead-free status] —
Nível MSL [DATA_NEEDED: MSL rating] —
Note Datasheet source: Altera MAX 5000 family document, 52 pages —
Product Type — UV-erasable Programmable Logic Device (PLD)
Dedicated Inputs — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns
Frequência máxima de clock — 40 MHz
Process Technology — CMOS
Number of Terminals — 84
Programming Method — UV-erase / EPROM
Faixa de temperatura de operação — [DATA_NEEDED: operating temperature range]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação