EPM5192JC2 vs EPM5192JC1 Comparación

Comparación detallada lado a lado de EPM5192JC2 por Intel y EPM5192JC1 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192JC2 EPM5192JC1
Marca Intel Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $15,90 $48,30
Family MAX 5000 MAX 5000 (MAX 5xxx CPLD)
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 192 —
Logic Array Blocks (LABs) 12 —
Usable Gates (equivalent) 6000 —
Maximum User I/O 64 —
Dedicated Inputs 7 —
External Clock Inputs 1 (with shared input/clock capability) —
Frecuencia de reloj máxima 50 MHz —
Propagation Delay (tPD) 45 ns (speed grade -2) —
Process Technology CMOS, UV-erasable 0.5 µm CMOS, UV-erasable EPROM
Interconnect Programmable Interconnect Array (PIA) —
Encapsulado PLCC-68 (JC) [DATA_NEEDED: exact package from datasheet]
Tipo de montaje Surface Mount (socketable PLCC) [DATA_NEEDED: surface mount or through-hole]
Programming Altera Master Programmer / ByteBlaster via JTAG-style interface —
Manufacturer — Intel (formerly Altera Corporation)
Macro Cells — 192
Usable Gates — 3750
Maximum Operating Frequency — 62.5 MHz
Supply Voltage (VCC) — 5 V (nominal)
Propagation Delay (typ) — [DATA_NEEDED: propagation delay in ns]
I/O Pins — [DATA_NEEDED: I/O pin count]
Temperatura de funcionamiento — [DATA_NEEDED: operating temp range]
Programming Interface — JTAG-compatible (Altera MAX 5xxx)
Logic Blocks (LABs) — 24 (8 macrocells per LAB)
Estado RoHS — unknown
AEC-Q100 — not_applicable
Lifecycle — Obsolete - last-time-buy stock only at franchised distributors

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización