EPM5192LC-2 vs EPM5192GC-2 Comparación

Comparación detallada lado a lado de EPM5192LC-2 por Altera y EPM5192GC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC-2 EPM5192GC-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $7,95 $92,00
Family MAX 5000 MAX 5000
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 192 192
Logic Array Blocks (LABs) 12 —
User I/O Pins 64 —
Dedicated Input Pins 7 —
External Clock Inputs 1 —
Propagation Delay (tPD) 45 ns (typical, -2 speed grade) 12 ns typical (-2 grade)
Maximum Internal Frequency 50 MHz —
Interconnect Programmable Interconnect Array (PIA) —
Process Technology CMOS —
Encapsulado PQCC-84 (PLCC-84, J-lead, surface mount) —
Programming Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG) —
Temperatura de funcionamiento [DATA_NEEDED: commercial/industrial/military grade] Commercial (0C to +70C)
Tensión de alimentación 5 V (typical MAX 5000 family) —
Estado RoHS [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS] Non-Compliant (ceramic PGA, lead-bearing per GlobalSpec listing)
Logic Array Blocks — 16 (LABs of 16 macrocells each)
Usable I/O Pins — [DATA_NEEDED: exact user I/O count for PGA package]
Counter Frequency — 100 MHz minimum
Supply Voltage (VCC) — 5 V nominal
Technology — CMOS EPROM
Programmable Technology — UV-erasable / one-time programmable
Programming Toolchain — Altera MAX+PLUS II
Package Type — Pin Grid Array (PGA), ceramic
Speed Grade — -2
Tipo de montaje — Through-hole (PGA socket)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización