EPM5192LC-25 vs EPM5192LC-2 Comparación

Comparación detallada lado a lado de EPM5192LC-25 por Altera y EPM5192LC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC-25 EPM5192LC-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $55,00 $7,95
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 5000 MAX 5000
Macrocells 192 192
Logic Elements 192 (1 macrocell ≈ 1 LE in MAX 5000 architecture) —
Pin-to-Pin Delay (tPD) 25 ns —
Speed Grade -25 (25 ns) —
Encapsulado JLCC-84 (ceramic J-lead chip carrier) PQCC-84 (PLCC-84, J-lead, surface mount)
Tipo de montaje Surface Mount —
Programmable Technology UV-erasable / OTP (EPROM-based) —
Programming Interface JTAG / Altera programming hardware (legacy) —
Temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: commercial/industrial/military grade]
Tensión de alimentación 5 V (typical, MAX 5000) 5 V (typical MAX 5000 family)
I/O Standard TTL-compatible —
Configuration Memory Non-volatile EPROM (on-chip) —
Manufacturer Altera Corporation (now Intel PSG) —
Estado RoHS Unknown (legacy ceramic package typically non-RoHS) [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS]
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 12
User I/O Pins — 64
Dedicated Input Pins — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns (typical, -2 speed grade)
Maximum Internal Frequency — 50 MHz
Interconnect — Programmable Interconnect Array (PIA)
Process Technology — CMOS
Programming — Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización