EPM5192LC-25 vs EPM5192LC-2 Comparaison

Comparaison détaillée côte à côte de EPM5192LC-25 par Altera et EPM5192LC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC-25 EPM5192LC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $55,00 $7,95
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 5000 MAX 5000
Macrocells 192 192
Logic Elements 192 (1 macrocell ≈ 1 LE in MAX 5000 architecture) —
Pin-to-Pin Delay (tPD) 25 ns —
Speed Grade -25 (25 ns) —
Boîtier JLCC-84 (ceramic J-lead chip carrier) PQCC-84 (PLCC-84, J-lead, surface mount)
Type de montage Surface Mount —
Programmable Technology UV-erasable / OTP (EPROM-based) —
Programming Interface JTAG / Altera programming hardware (legacy) —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: commercial/industrial/military grade]
Tension d'alimentation 5 V (typical, MAX 5000) 5 V (typical MAX 5000 family)
I/O Standard TTL-compatible —
Configuration Memory Non-volatile EPROM (on-chip) —
Manufacturer Altera Corporation (now Intel PSG) —
Statut RoHS Unknown (legacy ceramic package typically non-RoHS) [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS]
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 12
User I/O Pins — 64
Dedicated Input Pins — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns (typical, -2 speed grade)
Maximum Internal Frequency — 50 MHz
Interconnect — Programmable Interconnect Array (PIA)
Process Technology — CMOS
Programming — Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis