EPM5192LC-25 vs EPM5192LC2 Comparación

Comparación detallada lado a lado de EPM5192LC-25 por Altera y EPM5192LC2 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC-25 EPM5192LC2
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $55,00 $17,40
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 5000 MAX 5000
Macrocells 192 192
Logic Elements 192 (1 macrocell ≈ 1 LE in MAX 5000 architecture) —
Pin-to-Pin Delay (tPD) 25 ns —
Speed Grade -25 (25 ns) —
Encapsulado JLCC-84 (ceramic J-lead chip carrier) PQCC-84 (84-pin Plastic J-Lead Chip Carrier)
Tipo de montaje Surface Mount Surface Mount
Programmable Technology UV-erasable / OTP (EPROM-based) —
Programming Interface JTAG / Altera programming hardware (legacy) —
Temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
Tensión de alimentación 5 V (typical, MAX 5000) —
I/O Standard TTL-compatible —
Configuration Memory Non-volatile EPROM (on-chip) —
Manufacturer Altera Corporation (now Intel PSG) —
Estado RoHS Unknown (legacy ceramic package typically non-RoHS) —
Device Type — EPLD (Erasable Programmable Logic Device)
User I/O Pins — 64
Logic Array Blocks (LABs) — 12
Dedicated Inputs — 7
External Clock Inputs — 1
Propagation Delay (tpd) — 45 ns (LC-2 speed grade)
Frecuencia de reloj máxima — 50 MHz
Supply Voltage (VCC) — 5 V
Process Technology — CMOS
Programmable Interconnect — Programmable Interconnect Array (PIA)
Reprogrammability — Windowed UV-erasable (ceramic package variants) / One-time programmable (plastic)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización