EPM5192LC-25 vs EPM5192LC2 Comparaison

Comparaison détaillée côte à côte de EPM5192LC-25 par Altera et EPM5192LC2 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC-25 EPM5192LC2
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $55,00 $17,40
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 5000 MAX 5000
Macrocells 192 192
Logic Elements 192 (1 macrocell ≈ 1 LE in MAX 5000 architecture) —
Pin-to-Pin Delay (tPD) 25 ns —
Speed Grade -25 (25 ns) —
Boîtier JLCC-84 (ceramic J-lead chip carrier) PQCC-84 (84-pin Plastic J-Lead Chip Carrier)
Type de montage Surface Mount Surface Mount
Programmable Technology UV-erasable / OTP (EPROM-based) —
Programming Interface JTAG / Altera programming hardware (legacy) —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
Tension d'alimentation 5 V (typical, MAX 5000) —
I/O Standard TTL-compatible —
Configuration Memory Non-volatile EPROM (on-chip) —
Manufacturer Altera Corporation (now Intel PSG) —
Statut RoHS Unknown (legacy ceramic package typically non-RoHS) —
Device Type — EPLD (Erasable Programmable Logic Device)
User I/O Pins — 64
Logic Array Blocks (LABs) — 12
Dedicated Inputs — 7
External Clock Inputs — 1
Propagation Delay (tpd) — 45 ns (LC-2 speed grade)
Fréquence d'horloge maximale — 50 MHz
Supply Voltage (VCC) — 5 V
Process Technology — CMOS
Programmable Interconnect — Programmable Interconnect Array (PIA)
Reprogrammability — Windowed UV-erasable (ceramic package variants) / One-time programmable (plastic)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis