EPM5192LC84-1 vs EPM5192LC84-2 Comparación
Comparación detallada lado a lado de EPM5192LC84-1 por Altera y EPM5192LC84-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Comparación de especificaciones
| Parámetro | EPM5192LC84-1 | EPM5192LC84-2 |
|---|---|---|
| Marca | Altera | Altera |
| Categoría | FPGA & CPLD | FPGA & CPLD |
| Estado del ciclo de vida | Obsolete | Obsolete |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $21,85 | $7,10 |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (UV-Erasable / OTP Complex PLD) | EPLD (UV-Erasable / OTP Complex PLD) |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 16 | — |
| Usable Gates | 7,500 | — |
| Speed Grade | -1 | -2 |
| Propagation Delay (tPD) | [DATA_NEEDED: tPD ns value] | — |
| Supply Voltage (VCC) | 5 V | — |
| Program Memory Type | UV-EPROM / OTP | — |
| Encapsulado | 84-pin PLCC (LC84) | 84-pin PLCC (LC) |
| Tipo de montaje | Surface Mount (J-lead) | Surface Mount |
| Temperatura de funcionamiento | 0C to +70C (commercial) | Commercial (0C to +70C) |
| I/O Count | [DATA_NEEDED: I/O pin count] | — |
| Estado RoHS | [DATA_NEEDED: not stated in provided data] | Non-compliant (SnPb lead finish typical for this vintage) |
| Process Technology | CMOS EPROM | — |
| Tensión de alimentación | — | 5 V (TTL-compatible I/O) |
| Technology | — | CMOS, UV-erasable / OTP |
| Logic Elements | — | AND-OR array with macrocell flip-flops |
| Programming Method | — | Altera legacy programmer (JEDEC bitstream) |
| Estado del ciclo de vida | — | Obsolete (last Altera MAX 5000 production) |
| JTAG Support | — | Vendor-specific programming interface (pre-IEEE 1532) |
| I/O Standard | — | TTL, 5V CMOS-compatible |