EPM5192LI84 vs EPM5192LI-2 Comparación

Comparación detallada lado a lado de EPM5192LI84 por Altera y EPM5192LI-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LI84 EPM5192LI-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $21,60 $7,90
Device Family MAX 5000 —
Product Type UV-Erasable/OTP Complex PLD (CPLD) —
Usable Gates 3,750 gates —
Macro Cells 192 —
Maximum Toggle Frequency 40 MHz —
Pin-to-Pin Delay (tPD) 25 ns —
Supply Voltage (VCC) 5 V (single supply) —
User I/O Pins 64 (max) —
Rango de temperatura de funcionamiento -40 °C to +85 °C (industrial) —
Package Type 84-pin PLCC (J-lead, package code J84/QCCJ) —
Tipo de montaje Surface Mount (socket-compatible) Surface Mount
Configuration Memory OTP / UV-erasable EPROM —
Programming Method Stand-alone programmer (no JTAG on LI84 OTP variant) —
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Logic Compatibility TTL-compatible I/O —
Family — MAX 5000
Device Type — EPLD (Erasable/OTP Complex PLD)
Macrocells — 192
Logic Array Blocks (LABs) — 12
User I/O — 64
Total Inputs — 72 (7 dedicated + 64 I/O)
Propagation Delay (tpd) — 55 ns (max)
Maximum Internal Frequency — 100 MHz
Tensión de alimentación — 4.5 V to 5.5 V
Temperatura de funcionamiento — -40 C to +85 C (industrial)
Typical Power Dissipation — 600 mW at 5 V / 25 C
Technology — CMOS, UV-erasable / OTP
Encapsulado — 84-pin PLCC (J-lead), JEDEC S-PQCC-J84
Design Toolchain — Altera MAX+plus II

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización