EPM5192LI84 vs EPM5192LI-2 Comparaison

Comparaison détaillée côte à côte de EPM5192LI84 par Altera et EPM5192LI-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LI84 EPM5192LI-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,60 $7,90
Device Family MAX 5000 —
Product Type UV-Erasable/OTP Complex PLD (CPLD) —
Usable Gates 3,750 gates —
Macro Cells 192 —
Maximum Toggle Frequency 40 MHz —
Pin-to-Pin Delay (tPD) 25 ns —
Supply Voltage (VCC) 5 V (single supply) —
User I/O Pins 64 (max) —
Plage de température de fonctionnement -40 °C to +85 °C (industrial) —
Package Type 84-pin PLCC (J-lead, package code J84/QCCJ) —
Type de montage Surface Mount (socket-compatible) Surface Mount
Configuration Memory OTP / UV-erasable EPROM —
Programming Method Stand-alone programmer (no JTAG on LI84 OTP variant) —
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Logic Compatibility TTL-compatible I/O —
Family — MAX 5000
Device Type — EPLD (Erasable/OTP Complex PLD)
Macrocells — 192
Logic Array Blocks (LABs) — 12
User I/O — 64
Total Inputs — 72 (7 dedicated + 64 I/O)
Propagation Delay (tpd) — 55 ns (max)
Maximum Internal Frequency — 100 MHz
Tension d'alimentation — 4.5 V to 5.5 V
Température de fonctionnement — -40 C to +85 C (industrial)
Typical Power Dissipation — 600 mW at 5 V / 25 C
Technology — CMOS, UV-erasable / OTP
Boîtier — 84-pin PLCC (J-lead), JEDEC S-PQCC-J84
Design Toolchain — Altera MAX+plus II

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis