EPM7128ATC100-10 vs EPM7128STI100-10N Comparación

Comparación detallada lado a lado de EPM7128ATC100-10 por Altera y EPM7128STI100-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7128ATC100-10 EPM7128STI100-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $4,95 $9,85
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 7000A MAX 7000S
Architecture Multiple Array MatriX (MAX) CMOS EEPROM-based CPLD
Macrocells 128 128
Logic Array Blocks (LABs) 4 8
Usable Gates 2.5K 2,500 (up to 5,000 family max)
User I/O Pins 68 —
Pin-to-Pin Logic Delay 4.5 ns —
Counter Frequency (max) 227.3 MHz —
Speed Grade -10 (10 ns) —
Core Supply Voltage 3.3 V —
I/O Logic Level Support 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Program Memory EEPROM (non-volatile) —
In-System Programmability Yes (IEEE 1149.1 JTAG) Yes (JTAG IEEE 1149.1)
Encapsulado 100-pin TQFP (TC100) 100-pin TQFP
Tipo de montaje Surface Mount Surface Mount
Temperatura de funcionamiento 0C to +70C (commercial) -40C to +85C (Industrial)
Estado RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Maximum User I/O — 84
Pin-to-Pin Logic Delay (tPD) — 10 ns
Maximum Counter Frequency — 175.4 MHz
Supply Voltage (VCC) — 5 V
JTAG Boundary-Scan — Yes (BST)
Nivel MSL — [DATA_NEEDED: MSL level]
Open-Drain I/O Option — Available (per MAX 7000A feature set)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización