EPM7128ATC100-10 vs EPM7128STI100-10N Comparaison

Comparaison détaillée côte à côte de EPM7128ATC100-10 par Altera et EPM7128STI100-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7128ATC100-10 EPM7128STI100-10N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $4,95 $9,85
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 7000A MAX 7000S
Architecture Multiple Array MatriX (MAX) CMOS EEPROM-based CPLD
Macrocells 128 128
Logic Array Blocks (LABs) 4 8
Usable Gates 2.5K 2,500 (up to 5,000 family max)
User I/O Pins 68 —
Pin-to-Pin Logic Delay 4.5 ns —
Counter Frequency (max) 227.3 MHz —
Speed Grade -10 (10 ns) —
Core Supply Voltage 3.3 V —
I/O Logic Level Support 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Program Memory EEPROM (non-volatile) —
In-System Programmability Yes (IEEE 1149.1 JTAG) Yes (JTAG IEEE 1149.1)
Boîtier 100-pin TQFP (TC100) 100-pin TQFP
Type de montage Surface Mount Surface Mount
Température de fonctionnement 0C to +70C (commercial) -40C to +85C (Industrial)
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Maximum User I/O — 84
Pin-to-Pin Logic Delay (tPD) — 10 ns
Maximum Counter Frequency — 175.4 MHz
Supply Voltage (VCC) — 5 V
JTAG Boundary-Scan — Yes (BST)
Niveau MSL — [DATA_NEEDED: MSL level]
Open-Drain I/O Option — Available (per MAX 7000A feature set)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis