EPM7128ELC84-12 vs EPM7096LC84-15 Comparación

Comparación detallada lado a lado de EPM7128ELC84-12 por Altera y EPM7096LC84-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7128ELC84-12 EPM7096LC84-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $10,40 $9,85
Family MAX 7000 (MAX 7000E series) MAX 7000
Logic Family CMOS, EEPROM-based —
Usable Gates 2,500 1,800
Macrocells 128 —
Logic Array Blocks (LABs) 8 4
User I/Os 84 —
Propagation Delay (tpd1) 12 ns —
Internal Global Clock Frequency 90.9 MHz —
Setup Time 4.5 ns —
Supply Voltage (VCCINT / VCCIO) 5 V (4.75 V to 5.25 V) —
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C (commercial)
Encapsulado 84-pin PLCC (J-Lead, QCCJ) —
Tipo de montaje Surface Mount (PLCC socket compatible) Surface Mount
Programming Interface JTAG (IEEE 1149.1) / ISP IEEE Std. 1149.1 JTAG
Recuento de pines 84 —
Estado RoHS Non-compliant (legacy 5V part, SnPb finish) [DATA_NEEDED: RoHS compliance status]
Series — MAX 7000 (second-generation MAX architecture)
Macro Cells — 96
Pin-to-Pin Propagation Delay (tPD) — 15 ns
Maximum Operating Frequency — 76.9 MHz
User I/O Pins — 68 (36 per LAB, [DATA_NEEDED: exact LAB-level split])
Supply Voltage (VCC) — 4.75 V to 5.25 V
Programmable Type — EE PLD (in-system programmable via JTAG)
Encapsulado / Carcasa — 84-PLCC (J-Lead)
Supplier Device Package — 84-PLCC (29.31 x 29.31 mm)
Data Retention — [DATA_NEEDED: data retention years]
Erase/Program Endurance — [DATA_NEEDED: erase/program cycle count]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización