EPM7128SQI100-10 vs EPM7128SQC100-10N Comparación

Comparación detallada lado a lado de EPM7128SQI100-10 por Altera y EPM7128SQC100-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7128SQI100-10 EPM7128SQC100-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $9,75 $14,95
Family MAX 7000S MAX 7000
Device Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Macro Cells 128 128
User I/Os 84 —
Usable Gates 2,500 2,500
Logic Blocks (LABs) 8 (16 macrocells each) —
Package Type PQFP-100 —
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Internal Frequency 125 MHz to 250 MHz —
Counter Speed Up to 175.4 MHz —
Operating Voltage (VCC) 5 V —
Temperatura de funcionamiento -40C to +85C (Industrial) -40C to +85C (industrial)
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
Program/Erase Cycles 100 minimum —
In-System Programming Yes (JTAG IEEE 1149.1) —
Logic Family CMOS —
I/O Compatibility TTL-compatible, 5V/3.3V multi-voltage —
Estado RoHS [DATA_NEEDED: RoHS status not in provided data] —
Logic Array Blocks (LABs) — 8 (16 macro cells each)
User I/O Pins — 84
Propagation Delay (tPD) — 10 ns
Maximum Frequency — 100 MHz
Supply Voltage (VCCINT) — 5 V (4.75 V to 5.25 V)
I/O Voltage Tolerance — 3.3 V or 5 V (MultiVolt interface)
Encapsulado — 100-pin PQFP (BQFP)
Programming Interface — JTAG (IEEE Std 1149.1), 4-pin
Tipo de montaje — Surface Mount
Lead-Free / RoHS Status — Lead-free (N suffix)
Architecture Generation — Second-generation MAX

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización