EPM7128STC100-15N vs EPM7128STC100-7 Comparación

Comparación detallada lado a lado de EPM7128STC100-15N por Intel y EPM7128STC100-7 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7128STC100-15N EPM7128STC100-7
Marca Intel Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,20 $8,20
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 7000S —
Usable Gates 2,500 2,500
Macro Cells 128 128
Logic Array Blocks (LABs) 8 (16 macro cells each) 8
Maximum User I/O 84 —
Pin-to-Pin Logic Delay (tPD) 15 ns (-15 speed grade) —
Maximum Internal Frequency 76.9 MHz —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) —
Supply Voltage (VCCIO) 3.3 V or 5 V (per bank) —
Technology CMOS EEPROM, in-system programmable —
Encapsulado 100-pin TQFP 100-Pin TQFP (TQFP-100)
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C (Commercial)
JTAG (IEEE 1149.1) Yes - in-system programming —
Output Options Totem-pole or open-drain (per pin) —
Dedicated Inputs 4 global inputs —
Estado RoHS Non-RoHS (legacy SnPb finish typical) [DATA_NEEDED: rohs status]
Estado del ciclo de vida Obsolete (PDN effective 2017-06-01) —
Series — MAX 7000S
Device Type — CPLD (Complex Programmable Logic Device)
User I/Os — 84
Propagation Delay (tPD) — 7.5 ns
Internal Frequency — 125 MHz
Supply Voltage (VCCINT) — 5 V
Logic Family — CMOS
Programmable Pin Count — 100
Tipo de montaje — Surface Mount
In-System Programmability — Yes (JTAG IEEE 1149.1)
Configuration Memory — EEPROM (non-volatile)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización