EPM7128STC100-6 vs EPM7128STC100-10 Comparación

Comparación detallada lado a lado de EPM7128STC100-6 por Intel y EPM7128STC100-10 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7128STC100-6 EPM7128STC100-10
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $5,20 $7,10
Family MAX 7000S MAX 7000S
Macrocells 128 —
Equivalent Gates 2,500 —
User I/O Pins 84 —
Pin-to-Pin Delay (tPD) 6 ns —
Maximum Internal Frequency (fCNT) 147.1 MHz —
Supply Voltage (VCCINT / VCCIO) 5 V —
Encapsulado 100-pin TQFP (STC100) TQFP-100 (C100)
Tipo de montaje Surface Mount Surface Mount
Programming Interface JTAG (IEEE Std. 1149.1) / ISP —
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C (commercial)
PCI Compliance 33 MHz PCI Local Bus Rev. 2.2 (-6/-7/-10 grades) —
Lead Pitch 1.0 mm (TQFP) —
Lead-Free / RoHS Contains lead (non-RoHS original; -6N variant is lead-free) —
Configuration Memory On-chip EEPROM (non-volatile) —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 128
Usable Gates — 2,500
User I/Os — 84
Logic Array Blocks — 8 (16 macrocells per LAB)
Propagation Delay (tPD) — 10 ns
Internal Counter Frequency (fCNT) — 100 MHz
Logic Family — CMOS
Supply Voltage (VCCINT) — 5 V
MultiVolt I/O Voltage — 3.3 V / 5 V
Recuento de pines — 100
Programmability — In-System Programmable (JTAG, IEEE 1149.1), EEPROM
Estado RoHS — [DATA_NEEDED: RoHS compliance status not in provided data]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización