EPM7160SQC160-10 vs EPM7160SQC160-7 Comparación

Comparación detallada lado a lado de EPM7160SQC160-10 por Altera y EPM7160SQC160-7 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7160SQC160-10 EPM7160SQC160-7
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $12,20 $9,75
Family MAX 7000S MAX 7000S
Macro Cells 160 —
Logic Elements / Gates 3,200 usable gates —
User I/Os 104 —
Logic Array Blocks (LABs) 10 10
Maximum Operating Frequency 100 MHz —
Pin-to-Pin Propagation Delay (tPD) 10 ns —
Supply Voltage (VCCINT) 5.0 V 4.75 V to 5.25 V (5.0 V nominal)
I/O Voltage Tolerance 5.0 V —
Programming Technology EEPROM, in-system programmable —
JTAG Support IEEE 1149.1 (boundary-scan + ISP) —
Encapsulado PQFP-160 (SQC160) 160-pin PQFP (BQFP, 28x28 mm)
Temperatura de funcionamiento 0 C to +70 C (commercial) 0 °C to 70 °C (commercial)
Logic Family CMOS —
Tipo de montaje Surface Mount Surface Mount
Process Technology CMOS, EEPROM-based —
Estado RoHS unknown Not Compliant (per Arrow listing)
Lead-Free unknown —
Macrocells — 160
Usable System Gates — 3,200
Product Terms per Macrocell — 32
Maximum User I/Os — 104
Global Clocks — 2
Speed Grade — -7 (7.5 ns pin-to-pin)
Maximum Propagation Delay (tPD) — 7.5 ns
Program Memory Type — EEPROM (in-system programmable)
JTAG (IEEE 1149.1) — Yes (ISP via JTAG)
PCI Compliance — PCI Local Bus Specification Revision 2.2
Part Status — Obsolete

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización