EPM7192SQI160-10 vs EPM7192SQI160-10N Comparación

Comparación detallada lado a lado de EPM7192SQI160-10 por Altera y EPM7192SQI160-10N por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7192SQI160-10 EPM7192SQI160-10N
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $0,00 $35,90
Device Type Complex Programmable Logic Device (CPLD) —
Logic Family MAX 7000S (EEPROM-based) CMOS
Macrocells 192 —
User I/O Pins 124 —
Encapsulado 160-pin Plastic QFP (QFP-160) PQFP-160 (QFP-160, plastic)
Recuento de pines 160 160
Propagation Delay (tPD) 7.5 ns —
Internal Frequency 167 MHz —
Tensión de alimentación 5.0 V —
Programmability In-System Programmable (ISP), EEPROM —
Temperatura de funcionamiento 0 C to +70 C 0C to +70C (industrial, 'N' suffix)
Tipo de montaje Surface Mount Surface Mount
Speed Grade -10 —
Logic Technology CMOS —
Configuration Retention Non-volatile (EEPROM) —
Estado RoHS [DATA_NEEDED: RoHS status] Compliant (per lead-free PQFP package marking)
Nivel MSL [DATA_NEEDED: MSL level] —
Series — MAX 7000S
Family — MAX 7000
Architecture — Second-generation MAX (CMOS, EEPROM)
Logic Elements / Macrocells — 192 macrocells
Usable Gates — 3.75K (typical)
User I/Os — 124
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Internal Frequency — 167 MHz
Supply Voltage (VCCINT) — 5.0 V
Supply Voltage (VCCIO) — 5.0 V
In-System Programmability — Yes (5V ISP, JTAG)
Boundary-Scan Support — IEEE 1149.1 (JTAG)
Technology — 5V CMOS, EEPROM configuration memory
Propagation Delay — 7.5 ns to 10 ns (speed grade dependent)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización